1 | /* SPDX-License-Identifier: GPL-2.0-only */ |
2 | /* |
3 | * Copyright (c) 2015, The Linux Foundation. All rights reserved. |
4 | */ |
5 | |
6 | #ifndef _DT_BINDINGS_CLK_MSM_GCC_8996_H |
7 | #define _DT_BINDINGS_CLK_MSM_GCC_8996_H |
8 | |
9 | #define GPLL0_EARLY 0 |
10 | #define GPLL0 1 |
11 | #define GPLL1_EARLY 2 |
12 | #define GPLL1 3 |
13 | #define GPLL2_EARLY 4 |
14 | #define GPLL2 5 |
15 | #define GPLL3_EARLY 6 |
16 | #define GPLL3 7 |
17 | #define GPLL4_EARLY 8 |
18 | #define GPLL4 9 |
19 | #define SYSTEM_NOC_CLK_SRC 10 |
20 | #define CONFIG_NOC_CLK_SRC 11 |
21 | #define PERIPH_NOC_CLK_SRC 12 |
22 | #define MMSS_BIMC_GFX_CLK_SRC 13 |
23 | #define USB30_MASTER_CLK_SRC 14 |
24 | #define USB30_MOCK_UTMI_CLK_SRC 15 |
25 | #define USB3_PHY_AUX_CLK_SRC 16 |
26 | #define USB20_MASTER_CLK_SRC 17 |
27 | #define USB20_MOCK_UTMI_CLK_SRC 18 |
28 | #define SDCC1_APPS_CLK_SRC 19 |
29 | #define SDCC1_ICE_CORE_CLK_SRC 20 |
30 | #define SDCC2_APPS_CLK_SRC 21 |
31 | #define SDCC3_APPS_CLK_SRC 22 |
32 | #define SDCC4_APPS_CLK_SRC 23 |
33 | #define BLSP1_QUP1_SPI_APPS_CLK_SRC 24 |
34 | #define BLSP1_QUP1_I2C_APPS_CLK_SRC 25 |
35 | #define BLSP1_UART1_APPS_CLK_SRC 26 |
36 | #define BLSP1_QUP2_SPI_APPS_CLK_SRC 27 |
37 | #define BLSP1_QUP2_I2C_APPS_CLK_SRC 28 |
38 | #define BLSP1_UART2_APPS_CLK_SRC 29 |
39 | #define BLSP1_QUP3_SPI_APPS_CLK_SRC 30 |
40 | #define BLSP1_QUP3_I2C_APPS_CLK_SRC 31 |
41 | #define BLSP1_UART3_APPS_CLK_SRC 32 |
42 | #define BLSP1_QUP4_SPI_APPS_CLK_SRC 33 |
43 | #define BLSP1_QUP4_I2C_APPS_CLK_SRC 34 |
44 | #define BLSP1_UART4_APPS_CLK_SRC 35 |
45 | #define BLSP1_QUP5_SPI_APPS_CLK_SRC 36 |
46 | #define BLSP1_QUP5_I2C_APPS_CLK_SRC 37 |
47 | #define BLSP1_UART5_APPS_CLK_SRC 38 |
48 | #define BLSP1_QUP6_SPI_APPS_CLK_SRC 39 |
49 | #define BLSP1_QUP6_I2C_APPS_CLK_SRC 40 |
50 | #define BLSP1_UART6_APPS_CLK_SRC 41 |
51 | #define BLSP2_QUP1_SPI_APPS_CLK_SRC 42 |
52 | #define BLSP2_QUP1_I2C_APPS_CLK_SRC 43 |
53 | #define BLSP2_UART1_APPS_CLK_SRC 44 |
54 | #define BLSP2_QUP2_SPI_APPS_CLK_SRC 45 |
55 | #define BLSP2_QUP2_I2C_APPS_CLK_SRC 46 |
56 | #define BLSP2_UART2_APPS_CLK_SRC 47 |
57 | #define BLSP2_QUP3_SPI_APPS_CLK_SRC 48 |
58 | #define BLSP2_QUP3_I2C_APPS_CLK_SRC 49 |
59 | #define BLSP2_UART3_APPS_CLK_SRC 50 |
60 | #define BLSP2_QUP4_SPI_APPS_CLK_SRC 51 |
61 | #define BLSP2_QUP4_I2C_APPS_CLK_SRC 52 |
62 | #define BLSP2_UART4_APPS_CLK_SRC 53 |
63 | #define BLSP2_QUP5_SPI_APPS_CLK_SRC 54 |
64 | #define BLSP2_QUP5_I2C_APPS_CLK_SRC 55 |
65 | #define BLSP2_UART5_APPS_CLK_SRC 56 |
66 | #define BLSP2_QUP6_SPI_APPS_CLK_SRC 57 |
67 | #define BLSP2_QUP6_I2C_APPS_CLK_SRC 58 |
68 | #define BLSP2_UART6_APPS_CLK_SRC 59 |
69 | #define PDM2_CLK_SRC 60 |
70 | #define TSIF_REF_CLK_SRC 61 |
71 | #define CE1_CLK_SRC 62 |
72 | #define GCC_SLEEP_CLK_SRC 63 |
73 | #define BIMC_CLK_SRC 64 |
74 | #define HMSS_AHB_CLK_SRC 65 |
75 | #define BIMC_HMSS_AXI_CLK_SRC 66 |
76 | #define HMSS_RBCPR_CLK_SRC 67 |
77 | #define HMSS_GPLL0_CLK_SRC 68 |
78 | #define GP1_CLK_SRC 69 |
79 | #define GP2_CLK_SRC 70 |
80 | #define GP3_CLK_SRC 71 |
81 | #define PCIE_AUX_CLK_SRC 72 |
82 | #define UFS_AXI_CLK_SRC 73 |
83 | #define UFS_ICE_CORE_CLK_SRC 74 |
84 | #define QSPI_SER_CLK_SRC 75 |
85 | #define GCC_SYS_NOC_AXI_CLK 76 |
86 | #define GCC_SYS_NOC_HMSS_AHB_CLK 77 |
87 | #define GCC_SNOC_CNOC_AHB_CLK 78 |
88 | #define GCC_SNOC_PNOC_AHB_CLK 79 |
89 | #define GCC_SYS_NOC_AT_CLK 80 |
90 | #define GCC_SYS_NOC_USB3_AXI_CLK 81 |
91 | #define GCC_SYS_NOC_UFS_AXI_CLK 82 |
92 | #define GCC_CFG_NOC_AHB_CLK 83 |
93 | #define GCC_PERIPH_NOC_AHB_CLK 84 |
94 | #define GCC_PERIPH_NOC_USB20_AHB_CLK 85 |
95 | #define GCC_TIC_CLK 86 |
96 | #define GCC_IMEM_AXI_CLK 87 |
97 | #define GCC_MMSS_SYS_NOC_AXI_CLK 88 |
98 | #define GCC_MMSS_NOC_CFG_AHB_CLK 89 |
99 | #define GCC_MMSS_BIMC_GFX_CLK 90 |
100 | #define GCC_USB30_MASTER_CLK 91 |
101 | #define GCC_USB30_SLEEP_CLK 92 |
102 | #define GCC_USB30_MOCK_UTMI_CLK 93 |
103 | #define GCC_USB3_PHY_AUX_CLK 94 |
104 | #define GCC_USB3_PHY_PIPE_CLK 95 |
105 | #define GCC_USB20_MASTER_CLK 96 |
106 | #define GCC_USB20_SLEEP_CLK 97 |
107 | #define GCC_USB20_MOCK_UTMI_CLK 98 |
108 | #define GCC_USB_PHY_CFG_AHB2PHY_CLK 99 |
109 | #define GCC_SDCC1_APPS_CLK 100 |
110 | #define GCC_SDCC1_AHB_CLK 101 |
111 | #define GCC_SDCC1_ICE_CORE_CLK 102 |
112 | #define GCC_SDCC2_APPS_CLK 103 |
113 | #define GCC_SDCC2_AHB_CLK 104 |
114 | #define GCC_SDCC3_APPS_CLK 105 |
115 | #define GCC_SDCC3_AHB_CLK 106 |
116 | #define GCC_SDCC4_APPS_CLK 107 |
117 | #define GCC_SDCC4_AHB_CLK 108 |
118 | #define GCC_BLSP1_AHB_CLK 109 |
119 | #define GCC_BLSP1_SLEEP_CLK 110 |
120 | #define GCC_BLSP1_QUP1_SPI_APPS_CLK 111 |
121 | #define GCC_BLSP1_QUP1_I2C_APPS_CLK 112 |
122 | #define GCC_BLSP1_UART1_APPS_CLK 113 |
123 | #define GCC_BLSP1_QUP2_SPI_APPS_CLK 114 |
124 | #define GCC_BLSP1_QUP2_I2C_APPS_CLK 115 |
125 | #define GCC_BLSP1_UART2_APPS_CLK 116 |
126 | #define GCC_BLSP1_QUP3_SPI_APPS_CLK 117 |
127 | #define GCC_BLSP1_QUP3_I2C_APPS_CLK 118 |
128 | #define GCC_BLSP1_UART3_APPS_CLK 119 |
129 | #define GCC_BLSP1_QUP4_SPI_APPS_CLK 120 |
130 | #define GCC_BLSP1_QUP4_I2C_APPS_CLK 121 |
131 | #define GCC_BLSP1_UART4_APPS_CLK 122 |
132 | #define GCC_BLSP1_QUP5_SPI_APPS_CLK 123 |
133 | #define GCC_BLSP1_QUP5_I2C_APPS_CLK 124 |
134 | #define GCC_BLSP1_UART5_APPS_CLK 125 |
135 | #define GCC_BLSP1_QUP6_SPI_APPS_CLK 126 |
136 | #define GCC_BLSP1_QUP6_I2C_APPS_CLK 127 |
137 | #define GCC_BLSP1_UART6_APPS_CLK 128 |
138 | #define GCC_BLSP2_AHB_CLK 129 |
139 | #define GCC_BLSP2_SLEEP_CLK 130 |
140 | #define GCC_BLSP2_QUP1_SPI_APPS_CLK 131 |
141 | #define GCC_BLSP2_QUP1_I2C_APPS_CLK 132 |
142 | #define GCC_BLSP2_UART1_APPS_CLK 133 |
143 | #define GCC_BLSP2_QUP2_SPI_APPS_CLK 134 |
144 | #define GCC_BLSP2_QUP2_I2C_APPS_CLK 135 |
145 | #define GCC_BLSP2_UART2_APPS_CLK 136 |
146 | #define GCC_BLSP2_QUP3_SPI_APPS_CLK 137 |
147 | #define GCC_BLSP2_QUP3_I2C_APPS_CLK 138 |
148 | #define GCC_BLSP2_UART3_APPS_CLK 139 |
149 | #define GCC_BLSP2_QUP4_SPI_APPS_CLK 140 |
150 | #define GCC_BLSP2_QUP4_I2C_APPS_CLK 141 |
151 | #define GCC_BLSP2_UART4_APPS_CLK 142 |
152 | #define GCC_BLSP2_QUP5_SPI_APPS_CLK 143 |
153 | #define GCC_BLSP2_QUP5_I2C_APPS_CLK 144 |
154 | #define GCC_BLSP2_UART5_APPS_CLK 145 |
155 | #define GCC_BLSP2_QUP6_SPI_APPS_CLK 146 |
156 | #define GCC_BLSP2_QUP6_I2C_APPS_CLK 147 |
157 | #define GCC_BLSP2_UART6_APPS_CLK 148 |
158 | #define GCC_PDM_AHB_CLK 149 |
159 | #define GCC_PDM_XO4_CLK 150 |
160 | #define GCC_PDM2_CLK 151 |
161 | #define GCC_PRNG_AHB_CLK 152 |
162 | #define GCC_TSIF_AHB_CLK 153 |
163 | #define GCC_TSIF_REF_CLK 154 |
164 | #define GCC_TSIF_INACTIVITY_TIMERS_CLK 155 |
165 | #define GCC_TCSR_AHB_CLK 156 |
166 | #define GCC_BOOT_ROM_AHB_CLK 157 |
167 | #define GCC_MSG_RAM_AHB_CLK 158 |
168 | #define GCC_TLMM_AHB_CLK 159 |
169 | #define GCC_TLMM_CLK 160 |
170 | #define GCC_MPM_AHB_CLK 161 |
171 | #define GCC_SPMI_SER_CLK 162 |
172 | #define GCC_SPMI_CNOC_AHB_CLK 163 |
173 | #define GCC_CE1_CLK 164 |
174 | #define GCC_CE1_AXI_CLK 165 |
175 | #define GCC_CE1_AHB_CLK 166 |
176 | #define GCC_BIMC_HMSS_AXI_CLK 167 |
177 | #define GCC_BIMC_GFX_CLK 168 |
178 | #define GCC_HMSS_AHB_CLK 169 |
179 | #define GCC_HMSS_SLV_AXI_CLK 170 |
180 | #define GCC_HMSS_MSTR_AXI_CLK 171 |
181 | #define GCC_HMSS_RBCPR_CLK 172 |
182 | #define GCC_GP1_CLK 173 |
183 | #define GCC_GP2_CLK 174 |
184 | #define GCC_GP3_CLK 175 |
185 | #define GCC_PCIE_0_SLV_AXI_CLK 176 |
186 | #define GCC_PCIE_0_MSTR_AXI_CLK 177 |
187 | #define GCC_PCIE_0_CFG_AHB_CLK 178 |
188 | #define GCC_PCIE_0_AUX_CLK 179 |
189 | #define GCC_PCIE_0_PIPE_CLK 180 |
190 | #define GCC_PCIE_1_SLV_AXI_CLK 181 |
191 | #define GCC_PCIE_1_MSTR_AXI_CLK 182 |
192 | #define GCC_PCIE_1_CFG_AHB_CLK 183 |
193 | #define GCC_PCIE_1_AUX_CLK 184 |
194 | #define GCC_PCIE_1_PIPE_CLK 185 |
195 | #define GCC_PCIE_2_SLV_AXI_CLK 186 |
196 | #define GCC_PCIE_2_MSTR_AXI_CLK 187 |
197 | #define GCC_PCIE_2_CFG_AHB_CLK 188 |
198 | #define GCC_PCIE_2_AUX_CLK 189 |
199 | #define GCC_PCIE_2_PIPE_CLK 190 |
200 | #define GCC_PCIE_PHY_CFG_AHB_CLK 191 |
201 | #define GCC_PCIE_PHY_AUX_CLK 192 |
202 | #define GCC_UFS_AXI_CLK 193 |
203 | #define GCC_UFS_AHB_CLK 194 |
204 | #define GCC_UFS_TX_CFG_CLK 195 |
205 | #define GCC_UFS_RX_CFG_CLK 196 |
206 | #define GCC_UFS_TX_SYMBOL_0_CLK 197 |
207 | #define GCC_UFS_RX_SYMBOL_0_CLK 198 |
208 | #define GCC_UFS_RX_SYMBOL_1_CLK 199 |
209 | #define GCC_UFS_UNIPRO_CORE_CLK 200 |
210 | #define GCC_UFS_ICE_CORE_CLK 201 |
211 | #define GCC_UFS_SYS_CLK_CORE_CLK 202 |
212 | #define GCC_UFS_TX_SYMBOL_CLK_CORE_CLK 203 |
213 | #define GCC_AGGRE0_SNOC_AXI_CLK 204 |
214 | #define GCC_AGGRE0_CNOC_AHB_CLK 205 |
215 | #define GCC_SMMU_AGGRE0_AXI_CLK 206 |
216 | #define GCC_SMMU_AGGRE0_AHB_CLK 207 |
217 | #define GCC_AGGRE1_PNOC_AHB_CLK 208 |
218 | #define GCC_AGGRE2_UFS_AXI_CLK 209 |
219 | #define GCC_AGGRE2_USB3_AXI_CLK 210 |
220 | #define GCC_QSPI_AHB_CLK 211 |
221 | #define GCC_QSPI_SER_CLK 212 |
222 | #define GCC_USB3_CLKREF_CLK 213 |
223 | #define GCC_HDMI_CLKREF_CLK 214 |
224 | #define GCC_UFS_CLKREF_CLK 215 |
225 | #define GCC_PCIE_CLKREF_CLK 216 |
226 | #define GCC_RX2_USB2_CLKREF_CLK 217 |
227 | #define GCC_RX1_USB2_CLKREF_CLK 218 |
228 | #define GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK 219 |
229 | #define GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK 220 |
230 | #define GCC_EDP_CLKREF_CLK 221 |
231 | #define GCC_MSS_CFG_AHB_CLK 222 |
232 | #define GCC_MSS_Q6_BIMC_AXI_CLK 223 |
233 | #define GCC_MSS_SNOC_AXI_CLK 224 |
234 | #define GCC_MSS_MNOC_BIMC_AXI_CLK 225 |
235 | #define GCC_DCC_AHB_CLK 226 |
236 | #define GCC_AGGRE0_NOC_MPU_CFG_AHB_CLK 227 |
237 | #define GCC_MMSS_GPLL0_DIV_CLK 228 |
238 | #define GCC_MSS_GPLL0_DIV_CLK 229 |
239 | |
240 | #define GCC_SYSTEM_NOC_BCR 0 |
241 | #define GCC_CONFIG_NOC_BCR 1 |
242 | #define GCC_PERIPH_NOC_BCR 2 |
243 | #define GCC_IMEM_BCR 3 |
244 | #define GCC_MMSS_BCR 4 |
245 | #define GCC_PIMEM_BCR 5 |
246 | #define GCC_QDSS_BCR 6 |
247 | #define GCC_USB_30_BCR 7 |
248 | #define GCC_USB_20_BCR 8 |
249 | #define GCC_QUSB2PHY_PRIM_BCR 9 |
250 | #define GCC_QUSB2PHY_SEC_BCR 10 |
251 | #define GCC_USB_PHY_CFG_AHB2PHY_BCR 11 |
252 | #define GCC_SDCC1_BCR 12 |
253 | #define GCC_SDCC2_BCR 13 |
254 | #define GCC_SDCC3_BCR 14 |
255 | #define GCC_SDCC4_BCR 15 |
256 | #define GCC_BLSP1_BCR 16 |
257 | #define GCC_BLSP1_QUP1_BCR 17 |
258 | #define GCC_BLSP1_UART1_BCR 18 |
259 | #define GCC_BLSP1_QUP2_BCR 19 |
260 | #define GCC_BLSP1_UART2_BCR 20 |
261 | #define GCC_BLSP1_QUP3_BCR 21 |
262 | #define GCC_BLSP1_UART3_BCR 22 |
263 | #define GCC_BLSP1_QUP4_BCR 23 |
264 | #define GCC_BLSP1_UART4_BCR 24 |
265 | #define GCC_BLSP1_QUP5_BCR 25 |
266 | #define GCC_BLSP1_UART5_BCR 26 |
267 | #define GCC_BLSP1_QUP6_BCR 27 |
268 | #define GCC_BLSP1_UART6_BCR 28 |
269 | #define GCC_BLSP2_BCR 29 |
270 | #define GCC_BLSP2_QUP1_BCR 30 |
271 | #define GCC_BLSP2_UART1_BCR 31 |
272 | #define GCC_BLSP2_QUP2_BCR 32 |
273 | #define GCC_BLSP2_UART2_BCR 33 |
274 | #define GCC_BLSP2_QUP3_BCR 34 |
275 | #define GCC_BLSP2_UART3_BCR 35 |
276 | #define GCC_BLSP2_QUP4_BCR 36 |
277 | #define GCC_BLSP2_UART4_BCR 37 |
278 | #define GCC_BLSP2_QUP5_BCR 38 |
279 | #define GCC_BLSP2_UART5_BCR 39 |
280 | #define GCC_BLSP2_QUP6_BCR 40 |
281 | #define GCC_BLSP2_UART6_BCR 41 |
282 | #define GCC_PDM_BCR 42 |
283 | #define GCC_PRNG_BCR 43 |
284 | #define GCC_TSIF_BCR 44 |
285 | #define GCC_TCSR_BCR 45 |
286 | #define GCC_BOOT_ROM_BCR 46 |
287 | #define GCC_MSG_RAM_BCR 47 |
288 | #define GCC_TLMM_BCR 48 |
289 | #define GCC_MPM_BCR 49 |
290 | #define GCC_SEC_CTRL_BCR 50 |
291 | #define GCC_SPMI_BCR 51 |
292 | #define GCC_SPDM_BCR 52 |
293 | #define GCC_CE1_BCR 53 |
294 | #define GCC_BIMC_BCR 54 |
295 | #define GCC_SNOC_BUS_TIMEOUT0_BCR 55 |
296 | #define GCC_SNOC_BUS_TIMEOUT2_BCR 56 |
297 | #define GCC_SNOC_BUS_TIMEOUT1_BCR 57 |
298 | #define GCC_SNOC_BUS_TIMEOUT3_BCR 58 |
299 | #define GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR 59 |
300 | #define GCC_PNOC_BUS_TIMEOUT0_BCR 60 |
301 | #define GCC_PNOC_BUS_TIMEOUT1_BCR 61 |
302 | #define GCC_PNOC_BUS_TIMEOUT2_BCR 62 |
303 | #define GCC_PNOC_BUS_TIMEOUT3_BCR 63 |
304 | #define GCC_PNOC_BUS_TIMEOUT4_BCR 64 |
305 | #define GCC_CNOC_BUS_TIMEOUT0_BCR 65 |
306 | #define GCC_CNOC_BUS_TIMEOUT1_BCR 66 |
307 | #define GCC_CNOC_BUS_TIMEOUT2_BCR 67 |
308 | #define GCC_CNOC_BUS_TIMEOUT3_BCR 68 |
309 | #define GCC_CNOC_BUS_TIMEOUT4_BCR 69 |
310 | #define GCC_CNOC_BUS_TIMEOUT5_BCR 70 |
311 | #define GCC_CNOC_BUS_TIMEOUT6_BCR 71 |
312 | #define GCC_CNOC_BUS_TIMEOUT7_BCR 72 |
313 | #define GCC_CNOC_BUS_TIMEOUT8_BCR 73 |
314 | #define GCC_CNOC_BUS_TIMEOUT9_BCR 74 |
315 | #define GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR 75 |
316 | #define GCC_APB2JTAG_BCR 76 |
317 | #define GCC_RBCPR_CX_BCR 77 |
318 | #define GCC_RBCPR_MX_BCR 78 |
319 | #define GCC_PCIE_0_BCR 79 |
320 | #define GCC_PCIE_0_PHY_BCR 80 |
321 | #define GCC_PCIE_1_BCR 81 |
322 | #define GCC_PCIE_1_PHY_BCR 82 |
323 | #define GCC_PCIE_2_BCR 83 |
324 | #define GCC_PCIE_2_PHY_BCR 84 |
325 | #define GCC_PCIE_PHY_BCR 85 |
326 | #define GCC_DCD_BCR 86 |
327 | #define GCC_OBT_ODT_BCR 87 |
328 | #define GCC_UFS_BCR 88 |
329 | #define GCC_SSC_BCR 89 |
330 | #define GCC_VS_BCR 90 |
331 | #define GCC_AGGRE0_NOC_BCR 91 |
332 | #define GCC_AGGRE1_NOC_BCR 92 |
333 | #define GCC_AGGRE2_NOC_BCR 93 |
334 | #define GCC_DCC_BCR 94 |
335 | #define GCC_IPA_BCR 95 |
336 | #define GCC_QSPI_BCR 96 |
337 | #define GCC_SKL_BCR 97 |
338 | #define GCC_MSMPU_BCR 98 |
339 | #define GCC_MSS_Q6_BCR 99 |
340 | #define GCC_QREFS_VBG_CAL_BCR 100 |
341 | #define GCC_PCIE_PHY_COM_BCR 101 |
342 | #define GCC_PCIE_PHY_COM_NOCSR_BCR 102 |
343 | #define GCC_USB3_PHY_BCR 103 |
344 | #define GCC_USB3PHY_PHY_BCR 104 |
345 | #define GCC_MSS_RESTART 105 |
346 | |
347 | |
348 | /* Indexes for GDSCs */ |
349 | #define AGGRE0_NOC_GDSC 0 |
350 | #define HLOS1_VOTE_AGGRE0_NOC_GDSC 1 |
351 | #define HLOS1_VOTE_LPASS_ADSP_GDSC 2 |
352 | #define HLOS1_VOTE_LPASS_CORE_GDSC 3 |
353 | #define USB30_GDSC 4 |
354 | #define PCIE0_GDSC 5 |
355 | #define PCIE1_GDSC 6 |
356 | #define PCIE2_GDSC 7 |
357 | #define UFS_GDSC 8 |
358 | |
359 | #endif |
360 | |